PERANCANGAN STRUKTUR MOSFET SILICON-ON-INSULATOR (SOI) DAN JUNCTIONLESS TRANSISTOR (JLT) MENGGUNAKAN SILVACO TCAD 2007

Abstract

Saat ini pentingnya miniaturisasi dimensi pada perangkat elektronik telah memaksa produsen untuk berinovasi pada struktur dan mekanisme hantaran dari transistor.  Junctionless FET (JLFET) telah menunjukkan potensi lebih pada skala dimensi dengan mengurangi kebutuhan source dan drain, berbeda dengan Silicon-On-Insulator (SOI MOSFET). SOI MOSFET masih membutuhkan source dan drain dalam struktur fisisnya. Tugas akhir ini berfokus pada membandingkan kinerja threshold voltage (Vt) dan subthreshold slope (SS) dari JLT dari JLFET dan SOI MOSFET menggunakan Silvaco TCAD 2007. Hasil penelitian menunjukkan bahwa dalam subhtreshold slope (SS), JLFET memiliki nilai ideal sebesar 60 mV/decade, yang unggul dari SOI MOSFET untuk tingkat doping yang sama. Di samping itu, threshold voltage (Vt) menunjukkan kecenderungan yang berbeda antara kedua jenis perangkat. Variasi parameter gate length (Lg), thickness of gate oxide (t_ox), thickness of silicon (t_si), dan doping concentration (N_A) dilakukan pada struktur SOI MOSFET dan JLFET untuk mengetahui trend variasi tersebut terhadap threshold voltage dan substhreshold swing.