IMPLEMENTASI ALGORITMA CHAOTIC DISKRET 128 BIT UNTUK KRIPTOGRAFI SINYAL SUARA BERBASIS FPGA SPARTAN-3 DAN BAHASA PEMROGRAMAN VHDL

Abstract

Abstrak

Penggunaan layanan komunikasi suara terus berkembang baik pada saluran analog (telepon) maupun saluran digital (Selular dan VoIP). Saluran tersebut digunakan untuk pertukaran informasi yang bersifat sensitif dan rahasia seperti pada bidang militer, pemerintahan, bahkan transaksi keuangan. Kriptografi dibutuhkan sebagai sistem pengaman informasi untuk mengacak pesan suara yang dikirimkan. Pada penelitian  membahas algoritma kriptografi Chaotic 128 bit dengan mode Cipher Feedback. Algoritma kriptografi ini diimplementasikan pada FPGA karena dinilai memiliki kecepatan proses tinggi dan waktu tunda rendah yang dibutuhkan untuk komunikasi suara. Perancangan sistem kriptografi ini ditanamkan pada dua buah FPGA yang masing-masing berfungsi sebagai pengirim sekaligus proses enkripsi dan yang lain sebagai penerima sekaligus proses dekripsi. Pengujian dan analisa dilakukan pada empat kondisi yaitu: enkripsi off - dekripsi off, enkripsi on - dekripsi on, enkripsi on - dekripsi off, enkripsi off - dekripsi on. Hasil pengujian menunjukkan sistem bekerja dengan baik dan berhasil melakukan proses enkripsi. Sistem juga dapat  mengembalikan informasi asli dengan proses dekripsi. Didapat nilai rata-rata parameter MSE, waktu tunda, dan THD-N untuk kondisi off-off masing-masing adalah 0,3513 V², 202 µs, dan 17,52 %. Sedangkan untuk kondisi on-on didapatkan nilai rata-rata MSE 0,3794 V², waktu tunda 202 µs, dan THD-N 20,45%.

Kata kunci : Komunikasi Suara, Kriptografi, Chaotic, FPGA

Abstract

The use of voice communications services continues to grow both in analogue channels (telephone) also digital channels (Mobile and VoIP). The channel is used to exchange sensitive and confidential information such as in the military, government,  even financial transactions. Cryptography is needed as a information safety system to scramble sent voice messages. This study discusses 128 bit Chaotic cryptographic algorithm with Cipher Feedback mode. The Cryptographic algorithm was implemented on FPGA because it is considered to have a high processing speed and low delay required for voice communication. The design of the cryptographic system was implanted on two FPGA, each of which serves as  transmitter once  encryption process and the other as receiver once decryption process. Testing and analysis were performed on four conditions, namely: the encryption off - decryption off, the encryption on - decryption on, the encryption on - decryption off, encryption off - decryption on. The test results show system work well and successfully perform the encryption process. It could restore the original information with the decryption process. Average values of MSE, delay, and THD-N parameters to the condition off-off obtained are 0.3513 V², 202 μs, and 17.52% respectively. As for the conditions of on-on the average values obtained are MSE 0.3794 V², delay 202 μs, and THD-N 20.45%.

Keyword: Voice communications, Cryptography, Chaotic, FPGA